**Université Mohamed Khider Biskra**



**Faculté des sciences et de la technologie**

**Département: Génie Electrique**

**Matière : TP logique**

TP n° 2: Etude des circuits combinatoires(II)

# But de la manipulation

* + Réalisation de quelques circuits combinatoires à l’aide des portes logiques.
	+ Simplification des fonctions booléennes pour la réduction du coût.

# Rappel théorique:

**1. Comparateur:**

Le comparateur est un circuit combinatoire qui permet de comparer entre deux nombres binaire A et B (plus grand (S), égal (E), ou plus petit (I)). Sa table de vérité est la suivante:

A I

Comparateur1bit

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **A** | **B** | **S** | **E** | **I** |
| 0 | 0 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 1 | 0 |

E

B S

# 2. Additionneur binaire

**2.1. Demi-additionneur**

Le demi-additionneur (semi-adder ou half-adder) est le circuit combinatoire qui réalise l’addition de deux bits sans tenir compte d’une éventuelle retenue précédente qu’on appellera par la suite *Report* ou *Retenue* C(carry). Sa table de vérité est la suivante :

* + 1. S

Demiadditionneur

|  |  |  |  |
| --- | --- | --- | --- |
| **A** | **B** | **S** | **C** |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |

* + 1. C

# 2.2. Additionneur complet

L’additionneur complet (Full-adder) est le circuit combinatoire qui réalise l’addition de deux bits et de la retenue précédente. Le raisonnement est le même qu’en décimal. La table de vérité d’un additionneur de deux bits avec retenue est la suivante:

**A Si**

Additionneur complet

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **Ci-1** | **A** | **B** | **Si** | **Ci** |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |

# B

**Ci‐1 Ci**

# 3. Soustracteur binaire

**3.1. Demi-soustracteur**

Le demi-soustracteur(semi-subtractor ou half-subtractor) est le circuit combinatoire qui réalise la soustraction de deux bits sans tenir compte d’un éventuel emprunt précédent qu’on appellera par la suite retenue R. la table de vérité suivante représente les résultats de la différence D=A–B et de la retenue R.

1. D

Demi-soustracteur

|  |  |  |  |
| --- | --- | --- | --- |
| **A** | **B** | **D** | **R** |
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |

1. R

# 3.2. Soustracteur complet

Le soustracteur complet(Full-subtractor) est le circuit combinatoire qui réalise la soustraction de deux bits Ai et Bi et de l’emprunt précédente Ri-1. Sa table de vérité est la suivante:

A D

Soustracteurcomplet

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **A** | **B** | **Ri-1** | **Di** | **Ri** |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 0 |
| 1 | 1 | 1 | 1 | 1 |

B

Ri‐1 R

# Université Mohammed Khider de Biskra Biskra le:…/…/2022

**Faculté des Sciences et de la Technologie**

**Nom et prénom /Groupe N°…........**

1. **………………………………………**
2. **.……….........................……………..**
3. **……………………………………….**

**Département Génie Electrique**

# 3èmeL E.R

# Module: TP EN

TP n°2: Etude des circuits combinatoires(II)

1. **Travail de préparation:(très important)**

Pour chaque circuit combinatoire vu précédemment:

1. Donner les expressions simplifiées des sorties

b- Donner le logigramme du circuit.

# Comparateur

1. **Demi-additionneur**

# Additionneur complet

1. **Demi-soustracteur**

# Soustracteur complet

**Université Mohammed Khider de Biskra Biskra le:..…/..…/2022**


# Faculté des Sciences et de la Technologie Département Génie Electrique

**3émeL E.N**

**Module: TP E.N**

TP n°2: Etude des circuits combinatoires(II)

# Manipulation:

Réaliser chaque circuit et vérifier le bon fonctionnement.

# Comparateur

**Nom et prénom /Groupe N°…....**

**1………………………………………**

**2.……….........................…………….**

**3………………………………………**

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **A** | **B** | **S** | **E** | **I** |
| 0 | 0 |  |  |  |
| 0 | 1 |  |  |  |
| 1 | 0 |  |  |  |
| 1 | 1 |  |  |  |

# Demi-additionneur 3- Additionneur complet

|  |  |  |  |
| --- | --- | --- | --- |
| **A** | **B** | **S** | **C** |
| 0 | 0 |  |  |
| 0 | 1 |  |  |
| 1 | 0 |  |  |
| 1 | 1 |  |  |

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **Ci-1** | **A** | **B** | **Si** | **Ci** |
| 0 | 0 | 0 |  |  |
| 0 | 0 | 1 |  |  |
| 0 | 1 | 0 |  |  |
| 0 | 1 | 1 |  |  |
| 1 | 0 | 0 |  |  |
| 1 | 0 | 1 |  |  |
| 1 | 1 | 0 |  |  |
| 1 | 1 | 1 |  |  |

**4- Demi-Soustracteur 5- Soustracteur complet**

|  |  |  |  |
| --- | --- | --- | --- |
| **A** | **B** | **D** | **R** |
| 0 | 0 |  |  |
| 0 | 1 |  |  |
| 1 | 0 |  |  |
| 1 | 1 |  |  |

|  |  |  |  |  |
| --- | --- | --- | --- | --- |
| **A** | **B** | **Ri-1** | **Di** | **Ri** |
| 0 | 0 | 0 |  |  |
| 0 | 0 | 1 |  |  |
| 0 | 1 | 0 |  |  |
| 0 | 1 | 1 |  |  |
| 1 | 0 | 0 |  |  |
| 1 | 0 | 1 |  |  |
| 1 | 1 | 0 |  |  |
| 1 | 1 | 1 |  |  |